Prozessor-Bauer wetteifern um Multithreading und On-Chip-Sicherheit

CloudEnterpriseServer

Auf dem Microprocessor Forum in San Jose zeigen sich die Hersteller äußerst mitteilungsfreudig. Die kleineren CPU-Spezialisten beeindrucken mit Sicherheits-Features in der Hardware.

Auf dem Microprocessor Forum (MPF) im kalifornischen San Jose hat sich unter den Halbleiterherstellern eine intensive Diskussion über die Notwendigkeit und Möglichkeiten von Multithreading entsponnen. Auf dem Branchentreff haben nicht nur Sun, Fujitsu und Transmeta ihre anstehenden Produktpläne offengelegt, sondern auch IBM und Via. Dabei spielt Sicherheit auf Hardwareebene eine immer größere Rolle.
Zunächst hat IBM sich für seinen Power 5, der im kommenden Jahr auf den Markt kommen soll, und auch für folgende Server-Prozessoren auf Architekturen mit zwei Threads festgelegt. Mehr mache keinen Sinn, so Chefentwickler Balaram Sinharoy. “Wenn man schon eine sehr effiziente Pipeline baut und der Arbeitsspeicher schnell genug ansprechbar ist, dann bekommt man mit zwei Threads die optimale Leistung heraus”, sagt er. Nach IBM-Angaben ist mit dem zweiten Thread mit einer Leistungssteigerung um 40 Prozent zu rechnen. Noch ein weiteres Bündel von Aufgaben, die der CPU zugewiesen werden, würde Sinharoys Untersuchungen zufolge nur noch eine Steigerung von 10 bis maximal 15 Prozent bringen und damit keinen Gewinn gegenüber dem dann insgesamt langsameren System liefern.

Für den Power 5 sichert IBM Abwärtskompatibilität zum Power 4 zu. Bis zu 1024 GB Speicher können adressiert werden, wobei der Memory Controller im Core integriert sein soll. Sinharoy sieht den Power 5 sowohl im Server als auch im Highend-Desktop gut aufgehoben – möglicherweise auch im nächsten Mac. Das US-Energieministerium hat Sinharoys Angaben zufolge bereits einen Cluster mit 12.544 Power-5-Prozessoren geordert – das wäre dann der momentan weltgrößte Supercomputer.

Gleichzeitig heißt es von Big Blue, die Entwicklungsarbeit am Power 6 gehe wie erwartet vonstatten. Bereits 2006 will der Konzern damit aufwarten und dann mit nur noch 65 Nanometer Leiterbahnbreite fertigen. Zwar ist von Sinharoy noch keine konkrete Aussage zu bekommen, er meinte in San Jose allerdings, dass es dann Sinn machen würde, dann auch drei Prozessorkerne auf einem Chip zu vereinen.

Ganz andere, geradezu ketzerische Töne sind von Transmetas CTO David Ditzel zu hören. Multithreading sei doch eigentlich nur das Eingeständnis, dass man die Pipeline zum Prozessor nicht voll bekomme. “Die bessere Lösung ist es, dafür zu sorgen, dass die CPU auch ohne Multithreading immer genug zu tun hat.”

Und noch ein kleiner Halbleiterhersteller macht von sich reden: Via hat mit seinem C5P eine X86-CPU angekündigt, die onboard zwei Zufallsgeneratoren mitbringt und damit den AES-Algorithmus (Advanced Encryption Standard) hardwareseitig vollständig unterstützt. Damit, heißt es bei Via, könnten vor allem VPNs (Virtual Private Networks) Mail-Traffic oder auf Festplatten gespeicherte Daten vom Prozessor selbst verschlüsselt werden. Dabei, so Entwicklungsleiter Glenn Henry, werde die CPU nur zu 1 Prozent ausgelastet. Künftig soll mit dem geplanten C5I auch SHA-1 (Secure Hash Algorithm) unterstützt werden, genauso wie DES (Data Encryption Standard) und Triple DES. Dabei wird die Sicherheitsstufe noch einmal deutlich angehoben, indem die Schlüssel auf 112 oder 168 Bit Länge anwachsen. Nachteile: mehr Rechenaufwand und längere Verarbeitungszeiten.

Via wolle einfach mal herausfinden, ob sich dafür genügend Leute interessierten, meint Henry. “Hardwarebasierte Sicherheitsvorkehrungen haben andere auch schon getroffen. Aber bisher hat das noch niemand mit einem so universell einsetzbaren Prozessor versucht.” Gleichzeitig erteilt der Via-Entwickler den Anstrengungen von Microsoft eine Absage, auf der PC-Ebene mehr Sicherheit einzubauen. Die Idee der ‘Next Generation Secure Computing Base’ (NGSCB) werde nicht wie geplant 2005 zu realisieren sein, meint Henry. Wenn überhaupt, dann sei ein solch komplexes Vorhaben nur mit sehr viel mehr Zeitaufwand zu realisieren.