Chipfertigung häutet sich mit 65-Nanometertechnik

Nur ein zeitweiliger Vorsprung? Die Rivalen bei IBM und Sun sitzen bereits in den Startlöchern.

Hochgradig leistungsfähig und dabei mit Strukturen versehen, die schmaler sind als ein Grippevirus – so sollen sie sein, die Halbleiter den nächsten Generation, und so wollen es die Chipfabrikanten umsetzen. Intel hat nun erstmals voll funktionsfähige SRAM-Bausteine (Static Random Access Memory) basierend auf 65 Nanometer Leiterbahnbreite vorgestellt und will so einer Mitteilung zufolge die Chipfertigung revolutionieren. Damit kommt dieser Fertigungsprozess planmäßig ab 2005 auf 300-Millimeter-Wafern in der Massenproduktion zum Einsatz.
Für Tony Lock, Senior Analyst bei dem britischen Marktforschungsunternehmen Bloor Research, ist damit bewiesen, dass sich ‘Moores Law’ von der Verkleinerung der Chips bei gleichzeitiger Leistungssteigerung wieder bewahrheitet hat. Er sagt: “Die aktuelle Entwicklung im Nanometerbereich zeigt, dass sich Moores Gesetz in Einklang mit den Vorhersagen bewegt. Intel ist nun das Unternehmen, das die Grenzen wieder etwas erweitert hat.”

Zwar gebe es für den Branchenführer im genannten Bereich bei 65 Nanometern noch keine Konkurrenz – zumindest was Prozessorbausteine betriff. “Aber IBM ist mit seinen Power-Chips und Sun mit seinem Sparc-Chipsatz zum Kopf-an-Kopf-Rennen mit Intel fähig.” Er hält es für möglich, dass Intel seinen Vorsprung einige Zeit halten könne, jedoch habe seiner Erfahrung nach gerade bei der Chipfertigung oftmals eine Art “Führungs-Hopping” stattgefunden, also ein steter Wechsel an der Spitze. “Es würde mich nicht wundern, wenn die anderen beiden demnächst nachziehen.”

Abgesehen von den anderen Anbietern, die sich jetzt bewegen müssen, sieht er für den IT-Markt noch keine konkreten Auswirkungen durch einschneidende Entwicklungen in dem genannten Bereich. Technische Neuerungen, so Lock, werden erst dann wirklich wichtig, wenn sie der Endanwender einsetzen kann. Und traditionell geschehe das auf dem üblichen Weg: “Solche Hochleistungs-Chips werden zunächst im High-Performance-Bereich eingesetzt, dann im Alltag.”

Der neue Fertigungsprozess profitiert von den eingesetzten Transistoren, die eine Gate-Länge von nur 35 Nanometern aufweisen. Dank ‘Strained Silicon’, also gestreckten Kristallgittern, fließt der Strom mit geringeren Verlusten. Mit nur 2 Prozent höheren Fertigungskosten lassen sich damit schnellere Transistoren bauen. Erhöhte Signalgeschwindigkeiten innerhalb des Prozessors und gleichzeitig geringerer Stromverbrauch seien ebenfalls Markenzeichen der Bausteine. Mit dieser Methode werden die Transistorelemente wesentlich kleiner als ein Grippevirus – der kleinste Krankheitserreger misst etwa 100 Nanometer.