Chipdesign: 12-Nanometer-Struktur ist realisierbar

EnterpriseManagementNetzwerke

Das Massachusetts Instiute of Technology (MIT) hat eine Technik vorgestellt, mit der sich deutlich kleinere Strukturgrößen im Chipdesign erzielen lassen. Mit optischer Lithographie soll es möglich sein, Chipdesigns von bis zu 12 Nanometern Größe auf Siliziumscheiben (Wafer) zu brennen.

Mark Schattenburg, Leiter des Space Nanotechnology Laboratory des MIT sagte: “Wir haben 25-Nanometer-Funktionen gezeigt, sind uns aber sicher, dass wir eine noch feinere Auflösung erreichen können.” Die vom MIT neu entwickelte Methode zur Chipstrukturverkleinerung nennt sich “Scanning Beam Interference Lithography”.

Statt nur einen Laser zu verwenden, werden beim Brennvorgang der Chipstrukturen auf den Wafer, zwei Laser mit unterschiedlichen Frequenzen eingesetzt. Dabei entsteht durch Interferenzen ein deutlich feinerer Lichtstrahl. Bei dieser neuen Technologie ist der Wafer beim Brennvorgang nicht mehr fest eingespannt sondern wird selbst bewegt. Damit dabei die Auswirkungen des Dopplereffekts nicht negativ wirken, wird die Halbleiter-Platte außerdem mit einem 100-Megahertz-Ton in Schwingung versetzt.

Um die Entwicklung der neuen Methode voranzutreiben und marktreif zu machen, hat Schattenburg das Plymouth Grating Laboratory gegründet. Dieses Unternehmen ist dann auch verantwortlich für die Lizenzierung an die Hersteller von Chipfertigungsanlagen.