IBM und Samsung melden Durchbruch bei der Entwicklung von Smartphone-Chips

Cloud
IBM (Screenshot: silicon.de)

Sie setzen auf ein vertikales Transistor-Design. Es hebt für finFET-Transistoren geltende physikalische Beschränkungen auf. Laut IBM und Samsung werden Prozessoren ermöglicht, die bis zu 85 Prozent weniger Strom verbrauchen.

IBM und Samsung ist bei der Entwicklung künftiger Smartphone-Prozessoren ein wichtiger Durchbruch gelungen. Das neue vertikale Transistor-Design soll den Energieverbrauch gegenüber den heute üblichen finFET-Transistoren um bis zu 85 Prozent senken.

Ein Problem bei der Entwicklung immer leistungsfähigerer Chips ist laut IBM der zur Verfügung stehende Raum. Diese physikalische Grenze soll sogar die Umsetzung des Mooreschen Gesetzes gefährden, wonach sich die Transistordichte in Chips etwa alle zwei Jahre verdoppelt.

Bei dem neuen vertikalen Design, den so genannten Vertical Transport Field Effect Transistor (VTFET), werden die Transistoren senkrecht zum Chip und nicht horizontal in Schichten auf dem Wafer angeordnet. Elektrische Ströme fließen somit vertikal und nicht seitlich durch die Transistoren. VTFET soll den Ingenieuren die Möglichkeit bieten, mehr Transistoren in einem gegebenen Raum unterzubringen als bei FinFET. IBM geht davon aus, dass VTFET das Potenzial hat, das Mooresche Gesetz noch über Jahre hinweg aufrechtzuerhalten.

“Dieser neue Ansatz beseitigt Skalierungsbarrieren, indem er die physikalischen Beschränkungen in Bezug auf die Gate-Länge, die Dicke der Abstandshalter und die Größe der Kontakte lockert, so dass diese Merkmale entweder hinsichtlich der Leistung oder des Energieverbrauchs optimiert werden können”, so IBM Research in einem Blogpost.

Mit VTFET setzt IBM seinen Vorstoß in Richtung kleiner Chipdesigns fort und folgt damit dem im Mai angekündigten 2-Nanometer-Chipdesign. Der 2-Nanometer-Testchip kann 50 Milliarden Transistoren auf der Fläche eines Fingernagels unterbringen.

Der Faktor, der die Anzahl der Transistoren begrenzt, die auf einem FinFET-Chip untergebracht werden können, ist der physische Raum, der von Abstandshaltern, Gates und Kontakten eingenommen wird. Der sogenannte Contacted Gate Pitch (CGP) ist der Platz, auf den die Komponenten passen.

IBM und Samsung haben gezeigt, dass sie “größere Source/Drain-Kontakte verwenden können, um den Strom auf dem Bauelement zu erhöhen”. Sie konnten auch die Gate-Länge anpassen, um den Treiberstrom und die Leckage zu optimieren, während die Dicke der Abstandshalter unabhängig voneinander eingestellt werden kann, um die Kapazität zu verringern, so IBM Research.

“Durch die vertikale Ausrichtung des elektrischen Stromflusses sind die Gates, Zwischenräume und Kontakte nicht mehr auf herkömmliche Weise eingeschränkt: Wir haben die Möglichkeit, CGP zu skalieren und dabei eine gesunde Transistor-, Kontakt- und Isolationsgröße beizubehalten”, heißt es weiter in dem Blogeintrag.

Andere potenzielle energiesparende Anwendungen könnten rechenintensive Operationen wie Kryptomining und Datenverschlüsselung sein. IBM sieht auch die Möglichkeit, die Lebensdauer von stromsparenden Edge-Computern zu verlängern, die das Internet der Dinge ausmachen.

Lesen Sie auch :